FT232HのSYNC 245 FIFOモード（クロック制御編）

FT232HのSync245Modeで、FT232H自体はちゃんと動いているはずなのに、データをロスするという状況を解析してみました。

下図のように、Sync Clockによりカウンタもしくは外付けのFIFOメモリなどからデータをPCに転送するとします。

FT232Hと外部FIFO

#TXEがLowのときにデータが取り込まれ、Highのときには取り込まれないのですが、FT232Hからのクロックは常に出ています。
なので、#TXEがHighのときにはカウンタotFIFOが動かないようにCONTROLブロックでCLKを止めるようにします。

CLK停止ロジック１

しかし、#TXEとCLKのタイミングは、下図のようになっているので、

CLKとTXEタイミング

#TXEがLowになったところで、短いパルス（グリッジ）が出てしまい、カウンタ（外部FIFO）のデータが１つずれてしまいます。

グリッジによる誤動作

そのため、データが１コ抜けてしまいます（FT232Hは、#TXEがLowの間のCLKinの立ち上がりでデータを拾うので。※正確には#TXEがLowになって、受け側の回路が#WEをLowに下げたときの、CLKinの立ち上がりでデータを拾っていく）。

CONTROLブロックを下図のようにすれば、

CLK停止ロジック２

カウンタ（FIFO）の制御信号は下のようになって、

グリッジ防止対策済み

データ抜けは、なくなります。